מהנדס/ת VLSI בישראל: מה התפקיד עושה, שכר, ואיך נכנסים

זמן קריאה: 7 דקות

מהנדס/ת VLSI מתכנן/ת את הלוגיקה שרצה בתוך שבב סיליקון, מרמת הארכיטקטורה ועד קובץ הייצור שנשלח למפעל. העבודה מפוצלת לארבעה מסלולים נפרדים לחלוטין, וההבדל ביניהם גדול מההבדל בין פרונטאנד לבקאנד בתוכנה. בלוח HiTakeJob פתוחות כרגע 9 משרות שמזכירות Verilog.

ארבעת המסלולים - ההחלטה האמיתית בקריירה

מי שאומר "אני רוצה לעבוד ב-VLSI" עדיין לא אמר מה הוא רוצה לעשות. ההחלטה המשמעותית היא באיזה מקטע של הזרימה מהרעיון אל הסיליקון יושבים, והיא קובעת את הכלים, את שעות העבודה ואת מסלול הקידום לעשור הבא.

מסלול	מה עושים בו	שפות וכלים אופייניים
Design (RTL)	כותבים את הלוגיקה עצמה: צנרת, מכונות מצבים, ממשקי זיכרון	SystemVerilog, Verilog, סינתזה לוגית
Verification	מוכיחים שהלוגיקה נכונה לפני שהיא הופכת לסיליקון	SystemVerilog, UVM, אימות פורמלי, כיסוי
Physical Design	ממירים נטליסט לגאומטריה: מיקום, ניתוב, שעון, עמידה בתזמון	כלי P&R, סקריפטים ב-Tcl ו-Python
DFT	מוסיפים מעגלי בדיקה כדי שאפשר יהיה לבדוק שבב מיוצר	שרשראות סריקה, BIST, כלי ATPG

בפועל, Verification הוא המסלול שקולט הכי הרבה אנשים חדשים בישראל, כי היקף העבודה בו גדל מהר יותר מהיקף התכנון עצמו. הרחבנו על מה שהוא כולל במאמר מה זה VLSI Verification, ועל המקטע הפיזי במאמר מה זה Physical Design.

איך נראה מחזור טייפאאוט מבפנים

בתוכנה אפשר לשחרר תיקון ביום שלישי ותיקון לתיקון ביום רביעי. בסיליקון אין דבר כזה. מרגע שהקובץ נשלח למפעל, תיקון של באג לוגי דורש סבב מסכות חדש, וזה אומר חודשים וסכומים גדולים. כל תרבות העבודה בתחום נגזרת מהאילוץ הזה.

מחזור טיפוסי נראה כך: הגדרת מפרט ואדריכלות, כתיבת RTL במקביל לבניית סביבת אימות, סגירת תזמון וזרימה פיזית, ואז חלון "הקפאה" שבו כמעט לא מכניסים שינויים ומריצים רגרסיות ענק מסביב לשעון. אחרי הטייפאאוט מגיע שלב ה-bring-up במעבדה, שבו השבב הראשון חוזר מהמפעל ומנסים להריץ עליו קוד אמיתי. השלב הזה הוא גם החוויה הכי בלתי נשכחת בתפקיד וגם מקור הלחץ הגדול ביותר בו.

שתי מסקנות מעשיות למי ששוקל/ת את התחום: הקצב אינו אחיד לאורך השנה, ויש תקופות עומס ברורות; ואיכות התיעוד והבדיקה נחשבת יותר מזריזות, בדיוק הפוך מהאינטואיציה של מפתחי תוכנה.

מה נדרש כדי להתקבל

זהו אחד המקצועות המעטים בהייטק הישראלי שבהם התואר הוא תנאי סף אמיתי ולא המלצה. כמעט כל משרה בתחום דורשת תואר בהנדסת חשמל ואלקטרוניקה או הנדסת מחשבים, והסיבה מקצועית: בלי קורסים במעגלים ספרתיים, ארכיטקטורת מחשבים ותורת האותות קשה מאוד לקרוא מפרט או להבין למה מסלול תזמון נכשל.

תואר ראשון רלוונטי - חשמל, אלקטרוניקה או מחשבים. מסלולי הסבה קצרים כמעט לא פותחים דלתות כאן.
SystemVerilog ברמה שמאפשרת לקרוא קוד של אחרים, לא רק לכתוב.
שליטה בלינוקס ובסקריפטים - Python או Tcl, כי כל זרימת העבודה מנוהלת בשורת פקודה.
הבנה של מעגלים ספרתיים ברמה שמאפשרת לדבר על setup ו-hold, לא רק להריץ כלי.
אנגלית טכנית - כמעט כל התיעוד והתקשורת מול צוותים בחו"ל.

הזרימה מהמפרט לסיליקון - מה באמת יושב על שולחן העבודה

רוב המועמדים מדמיינים מהנדס/ת שבבים משרטט/ת מעגלים. בפועל, היום עובר מול מסוף לינוקס, קובצי הגדרות וסקריפטים שמפעילים כלים כבדים על חוות שרתים. שווה להכיר את סדר השלבים לפני ראיון, כי כמעט כל שאלת עומק תתחיל בשאלה "איפה בזרימה זה קורה".

מפרט וארכיטקטורה - מחליטים מה השבב עושה, באיזה תקציב הספק ושטח, ואיך הוא מתחלק לבלוקים.
כתיבת RTL - מתארים את ההתנהגות הלוגית בקוד. זה עדיין טקסט, ועדיין אין שערים.
אימות פונקציונלי - מריצים סימולציות מסיביות מול סביבת בדיקה, אוספים מדדי כיסוי ומחפשים פערים.
סינתזה - הכלי ממיר את הקוד לרשת שערים לפי ספריית התהליך של המפעל. כאן מתגלה לראשונה אם התכנון בכלל יעמוד בקצב השעון המבוקש.
מיקום וניתוב - נותנים לכל שער מקום פיזי, מותחים מוליכים ביניהם, ובונים את עץ השעון. זה השלב שבו כל בעיה הופכת לקונקרטית: צפיפות, הפרעות בין מוליכים סמוכים, ונפילות מתח.
סגירת תזמון ובדיקות חתימה - מוודאים שכל מסלול עומד בדרישות, שהשרטוט חוקי לפי כללי המפעל, ושהוא תואם לנטליסט המקורי.

שני דברים שכדאי להפנים מהרשימה הזו. ראשית, כל שלב מייצר משוב לשלב הקודם: כשסגירת התזמון נכשלת, לפעמים הפתרון הוא לשנות את ה-RTL ולא להתאמץ בכלי הפיזי, וזו בדיוק נקודת החיכוך שבה מסלולים שונים צריכים לדבר. שנית, זמני הריצה ארוכים. הרצה מלאה של רגרסיית אימות או סבב מיקום וניתוב נמשכת שעות עד ימים, ולכן המיומנות שמבדילה בין מהנדסים אינה מהירות הקלדה אלא היכולת לנסח בדיוק מה בודקים לפני שמתחילים ריצה שתסתיים מחר.

טווחי שכר - הערכת שוק

אין באתר שדה שכר, והטבלה הבאה היא הערכת שוק שמבוססת על מה שמקובל בתעשייה, לא נתון שנמדד מהמשרות שבלוח. יש להתייחס אליה כאל סדר גודל להתמצאות בלבד.

ותק	שכר חודשי ברוטו (הערכת שוק)	מה מצופה בשלב הזה
שנה ראשונה	18,000 - 25,000 ש"ח	סגירת באגים מוגדרים, כתיבת בדיקות תחת ליווי
2 - 4 שנים	25,000 - 35,000 ש"ח	בעלות על בלוק, ניפוי עצמאי, עמידה ביעדי כיסוי
5 - 8 שנים	35,000 - 48,000 ש"ח	אחריות על תת-מערכת, הובלת החלטות ארכיטקטורה
מוביל/ה טכני/ת	48,000 ש"ח ומעלה	אחריות על טייפאאוט, ממשק מול הנהלה ומפעל

גם כאן, כל המספרים הם הערכת שוק בלבד. שני גורמים מזיזים אותם יותר מהוותק: המסלול הספציפי, ומידת הניסיון בתהליכים מתקדמים. משרה שדורשת ניסיון מוכח בטייפאאוט בצומת ייצור מתקדם מתומחרת אחרת לגמרי ממשרה על מוצר בוגר.

איפה התחום יושב בישראל

שוק ה-VLSI המקומי נשען במידה רבה על מרכזי פיתוח של תאגידים בינלאומיים בתחום המוליכים למחצה, לצד חברות שבבים ישראליות בתקשורת, ראייה ממוחשבת ואבטחה. גאוגרפית, הפעילות מרוכזת בעיקר בחיפה, בצפון, בפתח תקווה ובאזור המרכז, ופחות במרכז תל אביב שבו יושבות חברות התוכנה.

מבחינת נפח בלוח: בקטגוריות המשרות מופיעות כרגע 14 משרות מסווגות כהנדסת מוליכים למחצה ו-3 משרות מסווגות VLSI, ובכותרות המשרות עצמן יש 2 משרות שמזכירות VLSI או ASIC. אלו מספרים קטנים, והם מספרים את האמת על התחום: מדובר בשוק צר ועמוק, שבו מספר המשרות הפתוחות בכל רגע נתון קטן, אבל מי שנכנס נשאר בו שנים ארוכות. לצידן פתוחות 19 משרות בקטגוריית הנדסה ו-12 משרות שמזכירות Verilog.

איך נכנסים בלי ניסיון ישיר

בגלל שהתחום סגור יחסית, ארבעה שערי כניסה חוזרים על עצמם:

פרויקט גמר או תזה בתחום - הדרך הנקייה ביותר. פרויקט שמסתיים בבלוק מסונתז עם סביבת אימות משלו שווה יותר מכל קורס.
תפקיד אימות כנקודת פתיחה - הביקוש הגבוה שם הופך אותו למסלול הקליטה הריאלי, וממנו אפשר לנוע ל-RTL אחרי כמה שנים.
מעבר פנימי מהנדסת בדיקות או מעבדה - טכנאי/ת או מהנדס/ת בדיקה בחברת שבבים נמצא/ת כבר בתוך הארגון ורואה את הזרימה.
שירות צבאי טכנולוגי בתחום החומרה - מסלול קליטה מוכר ומהיר בישראל.

מה שלא עובד: קורס אונליין בלי תואר. זה שונה מפיתוח תוכנה, ועדיף לדעת את זה מראש מאשר לגלות אחרי שנה.

לגבי תואר שני, השאלה נשאלת הרבה ואין תשובה אחת. בתפקידי אימות ותכנון סטנדרטיים תואר ראשון מספיק לחלוטין, והניסיון מכריע. לעומת זאת, במסלולים שנוגעים לארכיטקטורה, למעבדים ולעיבוד אותות, תואר שני פותח דלתות שקשה לפתוח אחרת. הכלל המעשי: אם היעד הוא להיכנס לתעשייה מהר, עדיף להתחיל לעבוד; אם היעד הוא תחום מחקרי ספציפי, שווה להשקיע שנתיים.

נקודה אחרונה על ציפיות: בשנה הראשונה כמעט אף אחד לא מתכנן בלוק שלם. הפתיחה הטיפוסית היא משימות תחומות היטב עם ליווי צמוד, והעצמאות מגיעה אחרי שמכירים את הזרימה, את הכלים הפנימיים של החברה ואת מוסכמות הקוד. תקופת ההסתגלות ארוכה מזו של תפקידי תוכנה, וזה נורמלי.

שאלות נפוצות

האם אפשר להיכנס ל-VLSI בלי תואר בהנדסה?

כמעט לא. זהו תחום חסום-תואר בפועל: כמעט כל המשרות דורשות תואר בהנדסת חשמל, אלקטרוניקה או מחשבים, גם למשרות ג'וניור. חריגים קיימים בעיקר במעבר פנימי בתוך חברה שכבר מכירה את העובד/ת.

מה ההבדל בין מהנדס/ת תכנון למהנדס/ת אימות?

מהנדס/ת תכנון כותב/ת את הלוגיקה שתהפוך לסיליקון, ומהנדס/ת אימות בונה סביבה שמנסה להוכיח שהלוגיקה שגויה. שני התפקידים כותבים SystemVerilog, אבל התוצר שונה: קוד שייוצר מול תשתית בדיקה שלא מגיעה לשבב.

כמה משרות VLSI פתוחות כרגע בישראל?

בלוח HiTakeJob פתוחות 12 משרות שמזכירות Verilog, לצד 12 משרות המסווגות בהנדסת מוליכים למחצה בשדה הקטגוריות. זהו שוק קטן במספרים אבל יציב לאורך זמן.

איזה מסלול הכי קל להיכנס אליו?

אימות, ובפער. היקף עבודת האימות בפרויקט שבב גדול מהיקף כתיבת ה-RTL, ולכן שם נפתחות הכי הרבה משרות כניסה. DFT ו-Physical Design נוטים לדרוש ניסיון קודם.

האם השכר בתחום גבוה משכר מפתחי תוכנה?

לפי הערכת שוק, טווחי הפתיחה דומים ולעיתים נמוכים מעט מפיתוח תוכנה, אבל העקומה ארוכה יותר: ותק בתחום שומר על ערך רב שנים. שוב, מדובר בהערכת שוק ולא בנתון שנמדד מהמשרות בלוח.

מה חשוב לדעת לפני ראיון ראשון?

לצפות לשאלות מעגלים ספרתיים על לוח, לא לשאלות אלגוריתמיקה. שאלות אופייניות: כתיבת מכונת מצבים, הסבר על מטא-יציבות במעבר בין תחומי שעון, וניתוח מסלול תזמון פשוט.

איפה בארץ מרוכזות המשרות?

בעיקר בחיפה ובצפון, בפתח תקווה ובאזור המרכז הרחב, פחות במרכז תל אביב. חלק מהחברות דורשות נוכחות פיזית גבוהה יחסית בגלל עבודה מול מעבדות וציוד.